CDI - Ingénieur Chercheur — Compilateurs IA / NPU F/H

Chez STMicroelectronics, nous sommes convaincus que la technologie est un moteur d'innovation et a un impact positif pour les entreprises, les personnes et la société.

En tant qu'acteur mondial des semiconducteurs, nos technologies de pointe et nos composants électroniques sont invisibles mais au cœur du monde d'aujourd'hui.

Rejoindre ST, c'est intégrer une entreprise internationale riche de plus de 115 nationalités, présente dans 40 pays, et rassemblant plus de 50 000 talents passionnés et engagés, tous unis par la volonté de créer et d'inventer la technologie de demain.

Contexte

STMicroelectronics conçoit des accélérateurs IA intégrés dans ses microcontrôleurs — le NPU Neural-ART embarqué dans le STM32N6 en est un exemple représentatif. Ces accélérateurs permettent l'inférence de réseaux de neurones directement sur le MCU cible, sous de fortes contraintes de performance, mémoire et consommation.

Pour en exploiter pleinement leur potentiel, les modèles d'IA doivent être compilés et optimisés à l'aide d'un compilateur développé en interne. Ce compilateur est aujourd'hui livré en production et utilisé activement par nos clients industriels. Dans ce contexte, vous intégrerez l'équipe en charge de cette chaîne de compilation afin d'améliorer directement l'exécution des modèles sur NPU. Ce poste est centré sur la compilation et l'optimisation de réseaux existants — il ne couvre pas l'entraînement de modèles.

Missions

• Optimisation sur cas réels: Concevoir et intégrer de nouvelles passes d'optimisation dans le compilateur pour réduire la latence et l'empreinte mémoire sur des modèles et cas d'usage concrets.
• Préservation de la précision à la compilation: Réduire les dégradations induites par la compilation (quantification, approximations opérateurs) pour garantir le meilleur compromis entre précision, performance et empreinte mémoire.
• Veille et positionnement concurrentiel: Mesurer et analyser les écarts avec les solutions de référence (Arm VELA, Tenstorrent TT-Forge) pour identifier les leviers de différenciation du compilateur interne.
• (Évolution possible) Co-design hardware/software: À mesure de votre montée en compétence sur l'architecture interne, une évolution vers des activités de hardware co-design est envisageable.

Environnement de travail

• Équipe: ~12 personnes, collaboration quotidienne avec 3 équipes partenaires (France / Italie).
• Compilateur: Framework interne livré en production.
• Télétravail: Possibilité de 2 jours/semaine en moyenne, flexibilité ponctuelle jusqu'à 4 jours.
• Publications scientifiques: Encouragées (CGO, MICRO, PLDI workshop, DATE).
• Environnement & outils: Linux, CMake, Git, CI/CD.

Profil recherché

• Formation & expérience: Doctorat (PhD) en compilation IA, complété par une expérience industrielle (thèse CIFRE ou post-doctorat).
• Compétences requises:
  • Expertise en compilation, optimisation IR et backend.
  • Connaissance d'au moins une architecture matérielle utilisée en inférence (NPU, accélérateurs dédiés, GPU...).
  • Solide culture en réseaux de neurones (CNN, Transformers, inférence...).
  • Maîtrise de C et Python.
  • Connaissance des chaînes de compilation IA: ONNX, TVM, MLIR, TFLite...
  • Anglais niveau avancé.
• Compétences appréciées: Profiling et benchmarking, architectures SIMD / vectorielles.

Processus de recrutement

1. Entretien téléphonique (responsable compilation IA).
2. Entretien équipe.
3. Test technique.
4. Entretien RH.

ST est certifiée « Global Top Employers 2025 ». Nous cultivons un environnement de travail inclusif et diversifié. Pour découvrir toutes nos opportunités, rendez-vous sur st.com/careers.